IIC總線結構簡單且易于實現(xiàn)，廣泛應用(yòng)于設備或模塊間的連接。在某些(xiē)數據采集和(hé)電源控制設備中，必須把IIC主設備與一個或多個從(cóng)設備隔離開(kāi)來(lái)，以便解決噪聲、接地、安全等問題。本文(wén)主要介紹如何利用(yòng)納芯微電子(NOVOSENSE)生産的NSi810x系列芯片高(gāo)效快(kuài)速的實現(xiàn)IIC設備隔離。

首先我們先來(lái)了(le)解下(xià)NSi810x系列芯片。NSi810x系列芯片爲兼容IIC接口的高(gāo)可靠性雙向數字隔離器，其符合AEC-Q100标準，具有高(gāo)電磁抗擾度和(hé)低(dī)輻射的特性。NSi810x系列産品的主要性能(néng)指标如下(xià)：

l  高(gāo)達5000V隔離電壓

l  IC時(shí)鐘(zhōng)速率：高(gāo)達2MHz

l  供電電壓範圍：2.5V~5.5V

l  高(gāo)CMTI:150kV/us

l  芯片級ESD:HBM高(gāo)達±6kV

l  高(gāo)系統級EMC性能(néng)：增強型系統級抗ESD、EFT、浪湧能(néng)力

l  隔離帶壽命：>60年

NSi810x系列均包含窄體SOIC8及寬體SOIC16兩種封裝形式，各型号功能(néng)框圖如下(xià)：

圖1 NSi8100/01窄體SOIC8封裝圖

圖2 NSi8100/1寬體SOIC-16封裝圖

NSi810x系列典型應用(yòng)電路

NSi810x系列産品外(wài)圍電路簡單，隻需要雙端電源供電及在IIC通信引腳連接上(shàng)拉電阻滿足芯片的開(kāi)漏驅動即可實現(xiàn)IIC總線的隔離（如圖3）。那麽，如何選取合适的上(shàng)拉電阻，是該類應用(yòng)電路的關鍵。

 圖3 隔離IIC外(wài)圍電路

分析上(shàng)拉電阻對(duì)隔離電路的影響時(shí)，需要考慮兩種情況。第一種情況是當SDA傳向SDA的信号由高(gāo)電平轉換爲低(dī)電平時(shí)（如圖3），必須保證NSi810x的輸出驅動能(néng)力I大(dà)于外(wài)部上(shàng)拉電路的上(shàng)拉能(néng)力I，SDA的狀态才能(néng)跟随輸入狀态發生相應變化。

I=15mA

I≈VDD2/ R

選取最大(dà)供電電壓5.5V的情況, R應滿足如下(xià)條件：

R>5.5/0.015≈370Ω

當I

第二種情況是當SDA傳向SDA的信号由低(dī)電平轉換爲高(gāo)電平時(shí)，由于NSi810x系列的開(kāi)漏驅動特性，SDA的狀态由外(wài)部上(shàng)拉電路決定。此外(wài)，由于電路中對(duì)地負載電容與上(shàng)拉電組的RC電路的充電效應，使得side2輸出恢複高(gāo)電平的時(shí)間（t）與除了(le)與隔離電路傳播延時(shí)（t）有關，還與該RC電路的充放(fàng)電時(shí)間有關（t）,即

t= t+ t

在相同的負載電容情況下(xià)，上(shàng)拉電阻越大(dà)，t 就越大(dà)，導緻輸出上(shàng)升時(shí)間就越長。又由于其下(xià)降時(shí)間不随RC的大(dà)小(xiǎo)發生變化，因此，過大(dà)的上(shàng)拉電阻可能(néng)會(huì)導緻輸出信号的占空(kōng)比發生改變。當信号速率越高(gāo)，信号鏈越長，該狀況引起的危害越大(dà)。

由SDA向SDA發送信号時(shí)的狀況與此類似，在此不進行贅述。

 圖4 隔離IIC信号傳輸波形

由上(shàng)述可知(zhī)，在滿足芯片能(néng)夠正常工(gōng)作(zuò)的前提下(xià)，從(cóng)信号完整性的角度來(lái)說，上(shàng)拉電阻的阻值取得越小(xiǎo)越好(hǎo)。但(dàn)在系統級應用(yòng)中，我們還需要更全面的考慮其帶來(lái)的影響。當我們選取的上(shàng)拉電阻阻值越小(xiǎo)，信号端被驅動低(dī)電平狀态時(shí)，該電阻在系統中消耗的功耗就越大(dà)。因此，在實際應用(yòng)中，我們應該在滿足信号有效傳輸的前提下(xià)，選取最大(dà)的上(shàng)拉電阻以減小(xiǎo)功耗。

NSi810x系列實現(xiàn)防闩鎖雙向通信的原理(lǐ)

圖5低(dī)電平闩鎖電路等效圖

一個雙向傳輸的隔離通道(dào)可利用(yòng)兩個反向傳輸的數字隔離通道(dào)組成。然而，如果單純的将兩個反向通道(dào)相連，那麽任何一端的總線狀态會(huì)由外(wài)界輸入和(hé)另一端的傳輸信号相與得到(dào)。當有一端外(wài)界輸入低(dī)電平信号時(shí)，總線狀态将會(huì)鎖死爲低(dī)電平狀态而無法釋放(fàng)，其等效電路狀态如圖5所示。

爲了(le)解決這(zhè)種問題，NSi810x在side1端增加内部偏置電路，當side2發送低(dī)電平信号至side1時(shí)，該電路将低(dī)電平信号拉高(gāo)至V，對(duì)通常的COMS或TTL電平來(lái)說，該電壓還是被判定爲低(dī)電平，但(dàn)對(duì)于NSi810x芯片來(lái)說，V在side1端作(zuò)爲輸入則會(huì)被識别爲高(gāo)電平傳輸到(dào)side2，從(cóng)而起到(dào)了(le)解除低(dī)電平闩鎖的目的。

以下(xià)是side1端發送信号電平轉換的幾種情況：

I）、side1發送信号由高(gāo)電平轉換爲低(dī)電平

l  由外(wài)部信号向side1發送低(dī)電平信号（step1）

l  經過隔離通道(dào)的傳播延時(shí)時(shí)長(t)，低(dī)電平信号傳送至side2（step2）;

l  再經過隔離通道(dào)傳播延時(shí)時(shí)長(t)，side2的低(dī)電平信号再次回傳至side1(step3)

l  side1的實際信号爲外(wài)部輸入信号(step1)與side2回傳的信号(step3)相與。因此，在外(wài)部輸入信号由高(gāo)變低(dī)時(shí)，實際信号由高(gāo)變低(dī)（step4）。

II）、side1發送信号由低(dī)電平轉換爲高(gāo)電平

l  由外(wài)部信号向side1發送高(gāo)電平信号(step1);

l  經過隔離通道(dào)的傳播延時(shí)時(shí)長(t), side2端狀态由上(shàng)拉電阻拉高(gāo)(step2);

l  再經過隔離通道(dào)傳播延時(shí)時(shí)長(t),side2的高(gāo)電平信号再次回傳side1(step3)

l  side1的實際信号爲外(wài)部輸入信号(step1)與side2回傳的信号(step3)相與。因此，當外(wài)部輸入信号由低(dī)變高(gāo)時(shí)，需經過t+ t時(shí)長的V才會(huì)再變爲高(gāo)電平信号（step4）。

III）、side2發送信号由高(gāo)電平轉換爲低(dī)電平

l  由外(wài)部信号向side2發送低(dī)電平信号(step2);

l  經過隔離通道(dào)傳播延時(shí)時(shí)長(t), 低(dī)電平信号傳送至side1，由于此時(shí)side1信号電平V>V，低(dī)電平信号不再次進行回傳(step3)。

IV）、side2發送信号由低(dī)電平轉換爲高(gāo)電平

l  由外(wài)部信号向side2發送低(dī)電平信号(step2);

l  經過隔離通道(dào)傳播延時(shí)時(shí)長(t), side1的狀态由外(wài)部上(shàng)拉電阻拉高(gāo)至高(gāo)電平狀态(step3)

圖6 信号傳輸過程

NSi810x VS.傳統光耦IIC隔離電路

圖7左側爲使用(yòng)4個光耦芯片及複雜(zá)的外(wài)圍電路搭建的IIC端口隔離電路，其所需器件産生的成本、電路的複雜(zá)度及PCB空(kōng)間的增加都将大(dà)大(dà)限制IIC的隔離應用(yòng)。相比之下(xià)， NSi810x僅需單顆芯片及用(yòng)于電源的旁路電容即可實現(xiàn)IIC接口隔離。

 圖7 傳統光耦IIC隔離電路

除此之外(wài)，NSi810x系列芯片的各項功能(néng)指标也(yě)遠優于光耦隔離電路（如表1所示）

總結

    目前針對(duì)市面上(shàng)不同的應用(yòng)電路雖然有多種實現(xiàn)IIC系統隔離的方法，但(dàn)NSi810x系列集成隔離IIC器件可實現(xiàn)将SDA與SCL雙路IIC隔離及其外(wài)部電路集成在同一個芯片内，使得IIC隔離應用(yòng)電路更加簡單，且具有速度快(kuài)、隔離電壓高(gāo)、抗共模能(néng)力強、可靠性高(gāo)等優點。此外(wài)，NSi810x系列芯片腳對(duì)腳兼容目前市面上(shàng)已有的IIC隔離器件，可幫助工(gōng)程師以更低(dī)的成本實現(xiàn)高(gāo)性能(néng)的IIC系統隔離功能(néng)。